在人工智能大模型飞速发展、算力需求呈指数级增长的当下，中国芯片产业正面临三个核心痛点。芯片先进工艺技术封锁叠加传统架构的固有局限，让算力密度、软硬件生态、数据带宽成为制约产业升级的“三座大山”。

36氪获悉，微纳核芯在RISC-V存算一体产业论坛暨应用组启动大会上介绍񊄫D-CIM（三维存算一体）技术，与开源灵活的RISC-V架构深度融合，正成为突破困境、推动国产芯片迭代的核心路径。

1.国产芯片产业的“三座大山”

1）先进工艺缺失下，算力密度瓶颈

当前国𱊉nm/5nm先进工艺仍处于研发阶段，短期内难以量产，传统工艺的芯片若沿用冯?诺依曼架构，算力密度较低，远无法满足千亿参数大模型的运行需求。

2）开发生态寄生下，软硬件生态瓶颈

国内AI芯片产业长期依赖美西方闭源生态，尤其是CUDA生态几乎垄断了AI模型训练与推理的软件链路。一旦外部生态受限，即使企业拥有高性能芯片，也会面临有硬件无软件的困境。

3）传统冯氏架构下，软硬件带宽瓶颈

传统冯?诺依曼架构下，计算与存储单元分离，数据需通过总线频繁搬运，形成“存储墙”瓶颈。当大模型参数规模达千亿级时，数据搬运量呈指数级增长，带宽不足会导致推理效率骤降。

2.三维存算一体技术可破局

作为对上述芯片行业痛点的回应，9񀙙日，杭州微纳核芯首席科学家叶乐教授在RISC-V存算一体产业论坛暨应用组启动大会上，作了关于《三维存算一𱥁D-CIM：赋能RISC-V AI生态》的报告。

他表示，三维存算一体技术可以理解为在储存器中嵌入计算能力，是在人工智能大模型对算力需求呈指数级增长的背景下应运而生的创新芯片技术。该技术可以通过SRAM存算一体+DRAM三维堆叠在存储器内完成计算，可以从根本上消除数据搬运开销，被视为后摩尔时代延续算力增长的核心路径。

三维存算一体技术的核心突破在于SRAM存算一体设计，通过将计算单元与存储单元融合，在存储器内原位完成张量计算（AI场景中占�%的计算任务），能大幅提升算力密度。经中芯国际多次流片验证，可以�nm工艺下实现传统NPU/GPU𶞗nm下相当的算力密度，计算能效提𴃋-10倍。在成本方面，基于全国产供应链，�nm SRAM存算一体芯片相较𱆓nm芯片成本降𱤐倍。

该三维存算一体技术的核心研发团队，由微纳核芯首席科学家叶乐领衔，汇聚芯片设计、架构创新领域顶尖人才。团队深耕存算一体领域十余年，在“集成电路设计国际奥林匹克会议”ISSCC上近六年持续发�篇突破当前世界纪录的AloT芯片实测成果，其成果入选“2021年度ISSCC最佳芯片展示奖”（为国内首次斩获，与美国Intel公司芯片等一起获奖）和“2024年度ISSCC最佳论文奖”（也为国内首次斩获）。

3.三维存算一体技术的生态与应用前景

此外，开源、灵活的RISC-V架构可以与三维存算一体技术形成天然互补。二者融合，既能精准满足AI大模型对高并行、低功耗计算的需求，也能有效缓解外部工艺封锁压力，为国产芯片技术迭代与性能提升构建良性循环。

RISC-V是源于加州大学伯克利分校的开源指令集架构，其核心优势在于“开放、灵活、可扩展”——不同于X86（闭源垄断）、ARM（授权收费），RISC-V允许全球开发者自由修改、扩展指令集，且无需支付高昂授权费用。

作为RISC-V存算一体应用组组长单位，微纳核芯正联合产业链上下游企业，推动三维存算一体技术与RISC-V架构的生态化落地。

微纳核芯把三维存算一体技术的应用前景分为短期、中期和长期。短期先进入端侧大模型应用，赋能大模型AI手机、大模型AIPC等终端设备。中期则向云端大模型应用拓展，3D-CIM芯片与国产CPU/GPU结合，有机会绕过甚至超越英伟达标杆方案，为云端大模型训练与推理提供更具竞争力的算力支撑。远期将进军新型的具身智能（AI机器人）应用领域。

在应用端，微纳核芯已与多家手机龙头企业、PC龙头企业、服务器龙头企业开展合作；在供给端，联合国产工艺龙头企业、RISC-V合作方、国内存储器龙头企业等，整合产业链资源，加速三维存算一体技术从实验室走向市场。

（作者：冯亚玲）