聯(lián)發(fā)科宣布，下一代旗艦移動(dòng)芯片的新品發(fā)布會(huì)將于2025年9月22日14:00舉行，預(yù)計(jì)會(huì)帶來天璣9500。考慮到高通將于9月23日舉行2025驍龍峰會(huì)，發(fā)布第五代驍龍8至尊版，聯(lián)發(fā)科選擇比競(jìng)爭(zhēng)對(duì)手的產(chǎn)品早一天，更多地希望搶先發(fā)布新一代旗艦SoC，以吸引更多的關(guān)注。

手機(jī)通道：?jiǎn)袅▎袅?/p>

傳聞天璣9500采用臺(tái)積電（TSMC）N3P工藝制造，CPU部分采用了“1+3+4”的三叢架構(gòu)，擁有1個(gè)“Travis”核心、3個(gè)“Alto”核心和4個(gè)“Gelas”核心，頻率分別為4.21GHz、3.5GHz和2.7GHz，GPU則是Mali-G1 Ultra MC12，L3緩存為16MB，SLC緩存為10MB，搭載第九代AI處理器NPU，提供100TOPS的AI算力。此外，天璣9500還支持四通道LPDDR5X內(nèi)存，速率可達(dá)10667Mbps，并支持UFS 4.1閃存，確保SoC性能可以充分釋放。

聯(lián)發(fā)科還宣布，首款采用臺(tái)積電2nm工藝制造的旗艦SoC已成功完成設(shè)計(jì)流片（Tape out），成為首批采用該技術(shù)的公司之一，并預(yù)計(jì)2026年末量產(chǎn)并上市。其首次采用能夠帶來更優(yōu)異的性能、功耗與良率的納米片（Nanosheet）晶體管結(jié)構(gòu)，與現(xiàn)有N3E相比，邏輯密度增加1.2倍，在相同功耗下性能提升高達(dá)18%，或者在相同速度下功耗減少約36%。

聯(lián)發(fā)科表示，將與臺(tái)積電持續(xù)在旗艦移動(dòng)平臺(tái)、運(yùn)算、車用、數(shù)據(jù)中心等應(yīng)用領(lǐng)域，共同打造兼具高性能與高能效的芯片組。